Московский государственный университет путей сообщения
Опубликован: 06.09.2012 | Доступ: свободный | Студентов: 978 / 56 | Оценка: 5.00 / 5.00 | Длительность: 35:22:00
Специальности: Разработчик аппаратуры
Лекция 10:

Неконстантные неисправности

< Лекция 9 || Лекция 10: 12 || Лекция 11 >
Аннотация: Рассматриваются модели неисправностей не константного типа: замыкания, неисправности "транзистор постоянно открыт" и "транзистор постоянно закрыт", задержки распространения сигналов, временные не исправности, функциональные неисправности, неисправности уровня ЯРП, перекрестные неисправности (crosstalk faults).

10.1 Замыкания

Неисправности типа замыкание имеют место в том случае, когда происходит соединение двух или более линий схемы и образуется "проводная логика" (wired logic) в месте возникшей электрической связи. Кратные замыкания (соединение больше двух линий) возникают обычно на внешних входах ИС. В настоящее время число дефектов, ведущих к замыканиям, увеличивается вследствие уменьшения размеров схем и увеличения плотности вентилей в кристалле. Очевидно, что число простых замыканий (между двумя линиями) в схеме, имеющей m линий равно C_{m}^2. Однако, конечно, не все линии схемы могут замкнуться между собой. Поэтому реально число возможных замыканий существенно меньше и зависит от подложки (физического соседства проводников).

Поведение логической схемы при замыкании зависит от технологии изготовления этой схемы. Например, в ТТЛ логике замыкание моделируется проводным И, как это показано на рис. 10.1.б).

Напротив, в случае ЭСЛ логики в месте замыкания реализуется проводное ИЛИ (рис. 10.1 в). Для КМОП технологии реализуемая при замыкании логическая функция зависит от типов логических вентилей и их характеристик по току.

Проводная логика

Рис. 10.1. Проводная логика

Следует отметить, что дефекты замыкания могут вызвать функциональные изменения в логической схеме, которые нельзя представить традиционными моделями - неисправностями. Подобный пример показан на рис. 10.2 [10.2], где в исправном состоянии реализуется булева функция AB \vee CD, а при замыкании (показанном на рис. 10.2б) пунктиром) функция - (A\vee C)(B\vee D).

Функциональные изменения вследствие замыкания.

Рис. 10.2. Функциональные изменения вследствие замыкания.

Отметим, что замыкания могут преобразовывать комбинационные схемы в последовательностные. Например, замыкание в вентиле НЕ-ИЛИ, реализованного в КМОП технологии, может преобразовать этот вентиль в схему с памятью. К этому эффекту приводит также замыкание выхода вентиля со своим входом. При этом увеличивается число состояний последовательностной схемы.

10.2 Транзисторные неисправности ("устойчивый обрыв транзистора" и "устойчивое замыкание транзистора ")

Мы уже отмечали, что некоторые физические дефекты в КМОП технологии не могут быть представлены константными неисправностями. Основная причина заключается в том, что МОП комбинационные схемы не всегда остаются комбинационными при некоторых физических дефектах. Наиболее распространенными являются следующие виды отказов в МОП технологии: 1) обрыв и замыкание транзисторов; 2) обрывы между стоком, истоком и затвором; 3) короткие замыкания: исток - сток, затвор - сток, затвор - исток. Дефекты третьей группы обычно обусловлены пробоем оксида. Модели этих дефектов показаны на рис. 10.3 для МОП транзисторов вентилей с n-проводимостью на основе поликристаллического кремния [10.3].

 Модели дефектов МОП-транзисторов

Рис. 10.3. Модели дефектов МОП-транзисторов

Такие неисправности называются "резистивными замыканиями". Показано [10.3], что они могут моделироваться на уровне электрических схем сопротивлением для n-канальных транзисторов и сопротивлением и диодом для p-канальных транзисторов. Несмотря на то, что здесь величина сопротивления мала, часто эти дефекты являются непроверяемыми и на функциональном уровне схема ведет себя правильно. Однако при этом изменяются временные свойства схемы - увеличивается время задержки вентиля. Далее мы рассмотрим, в основном замыкания с нулевым сопротивлением.

При рассмотрении неисправностей для схем, выполненных по МОП технологии при моделировании транзистора полезно использовать модель "идеального ключа". Тогда некоторые физические дефекты моделируются на переключательном уровне неисправностями типа ключ "постоянно открыт" или "постоянно закрыт". Но, в общем случае, логический вентиль содержит несколько транзисторов (ключей). При данной модели предполагается, что только один транзистор (ключ) может быть "постоянно замкнут" (stuck-on - SON) или "постоянно открыт" (stuck-open -SOP). Покажем данные модели неисправностей на следующих примерах.

Рассмотрим неисправность типа SOP для вентиля НЕ-ИЛИ, выполненного по КМОП технологии, который представлен на рис. 10.4.

Здесь P_{1} и P_{2} - P-канальные МОП транзисторы, которые замкнуты при нулевых значениях входов A=0, B=0. При этих же значениях входов n-канальные транзисторы N_{1} и N_{2} разомкнуты. Таким образом, значения входов A=0, B=0 соединяют выход вентиля C с источником питания и изолируют его от земли (С=1). Любое значение входов A=1 или B=1 соединяет выход вентиля с землей и изолирует его от источника питания (С=0). Рассмотрим поведение этого вентиля при неисправности транзистор P_{1} "постоянно разомкнут".

Неисправность транзистор "постоянно разомкнут"

Рис. 10.4. Неисправность транзистор "постоянно разомкнут"

При нулевых значениях входов A=0, B=0 в неисправном вентиле только транзистор P_{2} замкнут и выход вентиля С изолирован (отсоединен) от источника питания. Транзисторы N_{1} и N_{2} при этом остаются разомкнутыми. Таким образом, при этой неисправности выход вентиля отсоединен и от источника питания и от земли, т.е. находится в отключенном состоянии (высокого импеданса) ∅. В реальной схеме выход С имеет некоторый остаточный электрический заряд, скопившийся при предыдущих значениях входов, на паразитической емкости. Для обнаружения неисправности мы должны убедиться в том, что выход вентиля C может поменять значение ∅ (состояние высокого импеданса) на 0. Это можно сделать путем инициализации первым набором A=1, B=0, который должен у становить выход С=0 (он обеспечивает разряд емкости на землю в неисправной схеме), и дальнейшей подачей второго входного набора A=0, B=0, который исправную схему устанавливает в С=1, а неисправная остается в состоянии С=0. Таким образом, полный тест для этой неисправности состоит из двух наборов входных значений 10 \to 00, которые в исправном вентиле производят выходной сигнал 0 \to 1 а в неисправном - 0 \to 0. Алгоритмы генерации проверяющих тестов на переключательном уровне позволяют автоматизировать подобные процедуры [10.2].

Следует отметить, что иногда можно и удобно использовать для подобных неисправностей модели вентильного уровня. Например, на рис. 10.5 представлена модель уровня вентилей для неисправностей только что рассмотренного элемента.

Модели неисправностей КМОП-транзисторов вентильного уровня

Рис. 10.5. Модели неисправностей КМОП-транзисторов вентильного уровня

Здесь последовательное соединение транзисторов (ключей) между выходом схемы и источником питания (или землей) заменяется вентилем И, а параллельное соединение - вентилем ИЛИ соответственно. Таким образом, транзисторы P_{1} и P_{2} моделируются вентилем И (с инверсными входами), а транзисторы N_{1} и N_{2} - вентилем ИЛИ. Выход этих вентилей в модели поступают на шину BUS, функционирование которой описывается табл. 10.1.

Таблица 10.1.
C_{1} C_{2} C
0 0
0 1 0
1 0 1
1 1 s(u)

Отметим, что при различных значениях выходов вентилей шина принимает значение выхода И С = 1. При нулевых значениях выходов вентилей шина принимает состояние высокого импеданса ∅. При единичных значениях выходов вентилей шина находится в состоянии s (short - замыкание между выходами вентилей). Это состояние в троичном алфавите часто моделируется как неопределенное значение u. Отметим, что значения выходов вентилей С_{1}, С_{2} - 00 и 11 не могут быть в исправной схеме так как они реализуют комплементарные функции. На этой модели неисправность транзисторов P_{1}, P_{2} типа SOP моделируется одиночной константной неисправностью s-a-1 на соответствующем входе вентиля И. Соответственно неисправность транзисторов N_{1}, N_{2} типа SOP моделируется одиночной константной неисправностью s-a-0 на соответствующем входе вентиля ИЛИ.

Далее рассмотрим неисправность типа SON на модели вентильного уровня рис. 10.4. На этой модели неисправность p-канального транзистора (P_{1} или P_{2}) "постоянно разомкнут" представляется константной неисправностью s-a-0 соответствующего входа вентиля И. Аналогично неисправность n-канального транзистора (N_{1} или N_{2}) типа SON представляется константной неисправностью s-a-1 соответствующего входа вентиля ИЛИ. Заметим, что на входном наборе A=1, B=0 значение выхода исправной схемы С=0, а неисправной - С=s(u). Но s представляет замыкание между выходами вентилей С_{1} и С_{2}, при котором в неисправном состоянии течет большой ток, имеющий значение на несколько порядков больше чем в исправной схеме. Поэтому подобные неисправности можно обнаружить методами, основанными на измерении токов (I_{DDQ }testing) [10.4].

< Лекция 9 || Лекция 10: 12 || Лекция 11 >
Дмитрий Медведевских
Дмитрий Медведевских

Добрый день  можно поинтересоваться где брать литературу предложенную в курсе ?Большинство книг я не могу найти  в известных источниках

Дмитрий Кифель
Дмитрий Кифель
Казахстан, Темиртау
Ирина Лысенко
Ирина Лысенко
Россия, Ленинград, ЛПИ, 1985