Опубликован: 16.01.2014 | Уровень: для всех | Доступ: платный
Лекция 6:

Наноэлектронные устройства памяти на кремниевых КМДП транзисторах

< Лекция 5 || Лекция 6: 123456 || Лекция 7 >

Память на МДП транзисторах с плавающим затвором

Не менее популярной, чем динамическая оперативная память, стала также наноэлектронная память на МДП транзисторах с плавающим затвором, которую уже привыкли называть "флеш-памятью".

Принцип работы ячейки флеш-памяти

Структура n-канального МДП транзистора с плавающим затвором показана на рис. 6.5. Она подобна структуре обычного n-канального МДП транзистора, изображенного на рис. 5.1 (см. "Наноэлектронная элементная база информатики на кремниевых КМДП транзисторах " ), только затворов здесь два. Один расположен непосредственно над подзатворным диэлектриком (ПД) и гальванически изолирован от всех областей транзистора. Поэтому его и называют "плавающим" (англ. floating). Его обычно формируют из поликристаллического кремния.

Структура n-канального МДП транзистора с плавающим затвором

Рис. 6.5. Структура n-канального МДП транзистора с плавающим затвором

Другой затвор расположен над плавающим и гальванически изолирован от него слоем окисла. Его называют "управляющим" (англ. control). Характерным свойством описанного транзистора является то, что электрический заряд, занесенный на плавающий затвор, благодаря высококачественной изоляции может сохраняться на нем годами. Например, в одном из исследований было установлено, что за 10 лет при температуре +125^{\circ}C заряд уменьшился до 70% от первоначального.

Величина этого заряда определяет передаточную характеристику транзистора – зависимость тока і сквозь транзистор от напряжения U_\text{З}} между управляющим затвором и истоком при постоянном напряжении между стоком и истоком ( рис. 6.6). Передаточная характеристика 1 наблюдается в случае, когда электрический заряд на плавающем затворе равен нулю; передаточная характеристика 2 – когда электрический заряд на плавающем затворе относительно небольшой и отрицательный, 3 – когда заряд более отрицательный, 4 – когда максимально отрицательный.

Слева – передаточные характеристики n-канального МДП транзистора при разных значениях электрического заряда на плавающем затворе. Справа – передаточные характеристики в режиме хранения одного бита информации

Рис. 6.6. Слева – передаточные характеристики n-канального МДП транзистора при разных значениях электрического заряда на плавающем затворе. Справа – передаточные характеристики в режиме хранения одного бита информации

Таким образом, плавающий затвор придает МДП транзистору "память" – свойство надолго запоминать записанную информацию, даже при отключенном питании. Это позволяет строить на таких транзисторах энергонезависимые устройства памяти. Как видно из рис. 6.6 слева, память эта по природе своей является аналоговой, так как при постоянных напряжениях между стоком и истоком и между управляющим затвором и истоком электрический ток сквозь транзистор монотонно зависит от величины электрического заряда на плавающем затворе. И в некоторых случаях это с успехом используется, например, для построения экономной аналоговой памяти изображений в цифровых фотоаппаратах, для записи, хранения и воспроизведения звуковой информации.

Однобитовый и многобитовый режимы работы

При хранении цифровой информации наноэлектронные МДП транзисторы с плавающим затвором чаще всего используют в режиме хранения одного бита информации ( рис. 6.6, справа). В таком режиме различают лишь 2 случая: когда отрицательный электрический заряд на плавающем затворе есть (логическая "1") и когда заряда нет (логический "0"). Если на управляющий затвор подать потенциал U_{\text{СЧ}}, то при отсутствии заряда на плавающем затворе транзистор открыт, и сквозь него течет значительный электрический ток, а при наличии отрицательного электрического заряда транзистор остается закрытым, и электрический ток сквозь него очень мал. Однобитовый режим обеспечивает высокую надежность считывания даже при значительной неидентичности ячеек памяти в больших массивах. Связанный с этим разброс передаточных характеристик показан на рис. 6.6 справа пунктирными линиями, а соответствующий разброс значений тока – слегка затемненными полосами. Флеш-память с такими однобитовыми ячейками называют "SLC" (от англ. single-level cell).

Однако промышленно выпускают уже и флеш-память с многобитовыми ячейками (англ. multi-level cell, MLC). Принцип считывания информации из таких ячеек объясняет рис. 6.6 слева. Для этого надо различать уже не 2, а 4 уровня тока сквозь транзистор при подаче на управляющий затвор потенциала считывания U_{\text{СЧ}}. Когда ток очень мал, то считается, что в ячейку записаны два нулевых бита "00". Когда ток несколько больше, – то записаны биты "01", когда еще больше, – то биты "10", а когда максимальный, – то "11". Понятно, что для надежной работы в двухбитовом режиме надо обеспечить более высокий уровень идентичности всех ячеек в массиве памяти. Но это того стоит: ведь плотность хранения данных возрастает при этом вдвое, и на кристалле той же площади можно хранить вдвое больше информации. Теоретически транзистор с плавающим затвором может работать и в режимах с большим числом битов в одной ячейке памяти. В трехбитовом режиме надо различать уже 8 разных уровней тока сквозь транзистор, в 4-битовом режиме – 16 уровней и т.д. Однако практически реализовать требуемую, еще более высокую, идентичность ячеек памяти оказывается дорого. Поэтому такие варианты флеш-памяти серийно не выпускаются.

Принцип записи и стирания информации из ячейки флеш-памяти

Для занесения отрицательного электрического заряда на плавающий затвор в наноэлектронных схемах флеш-памяти, когда изоляционные слои очень тонкие, с успехом используют туннельный эффект. На рис. 6.7 условно показаны процессы записи в ячейку памяти "1" и "0". Для записи "1" (или "01", "10" или "11" – в случае двухбитовых ячеек) на управляющий затвор подают положительный импульс напряжения амплитудой до 5 В. Он создает между каналом транзистора и плавающим затвором электрическое поле напряженностью ~108 В/м, достаточное для туннельного перехода электронов из канала на плавающий затвор (условно показан стрелкой). Величина перенесенного на плавающий затвор электрического заряда регулируется длительностью импульса записи.

Для записи "0" ("00" – в случае двухбитовых ячеек) управляющий затвор заземляют, а положительный импульс напряжения подают на сток транзистора. Благодаря этому между плавающим затвором и каналом транзистора возникает электрическое поле противоположного направления. И происходит туннельный переход электронов с плавающего затвора в канал и дальше к стоку транзистора.

Процессы записи и стирания информации в n-канальный МДП транзистор с плавающим затвором

Рис. 6.7. Процессы записи и стирания информации в n-канальный МДП транзистор с плавающим затвором

Организация и работа "NOR" флеш-памяти

Возможно много разных вариантов организации устройств энергонезависимой флеш-памяти на МДП транзисторах с плавающим затвором. Однако в серийном промышленном производстве используют лишь два альтернативных принципа, которые называют "NOR" и "NAND". Но прежде чем их описывать, мы обратим ваше внимание на то, что ячейка флеш-памяти представляет собой лишь один транзистор с плавающим затвором. Плавающий затвор, как запоминающий элемент, расположен между управляющим затвором и каналом транзистора и не занимает дополнительной площади на кристалле кремния. Поэтому ячейка такой памяти имеет значительно меньшую площадь, чем ячейка динамической памяти, рассмотренной в предыдущем пункте, в которой значительную площадь занимает тонкопленочный конденсатор. Поэтому и плотность размещения ячеек значительно выше и, следовательно, себестоимость изготовления одного мегабита флеш-памяти значительно ниже, чем наноэлектронных схем динамической памяти.

Схема организации матриц "NOR" флеш-памяти показана на рис. 6.8. Матрица обведена штриховой рамкой. Управляющие затворы всех ячеек памяти, размещенных в одной строке, присоединены к общей горизонтальной шине, которая соединена с соответствующим выходом дешифратора адреса (на рис. 6.8 он для упрощения изображения не показан). Истоки всех ячеек памяти соединены с "землей". Стоки ячеек памяти, размещенных в одном столбике, присоединены к общей вертикальной шине, которая связана с периферийной электронной схемой (ПЭ). Вместе с p-канальным транзистором T1 (T2, \ldots, ТN) n-канальные транзисторы ячеек памяти, расположенных в одном столбце, образуют КМДП логическую схему NOR (вспомните рис. 5.7 из "Наноэлектронная элементная база информатики на кремниевых КМДП транзисторах " ). Отсюда и название данного варианта организации флеш-памяти. Действительно, высокий потенциал на входе соответствующей периферийной схемы ПЭ устанавливается лишь тогда, когда все транзисторы соответствующего столбца закрыты.

Схема организации флеш-памяти типа NOR

Рис. 6.8. Схема организации флеш-памяти типа NOR

В режиме считывания по заданному адресу на соответствующую горизонтальную шину, например, на шину 00...01, подается потенциал считывания U_{\text{СЧ}} (см. рис. 6.6). На других горизонтальных шинах остается потенциал "земли". Поэтому во всех других строках матрицы, кроме строки 00...01, транзисторы закрыты. Следовательно, в каждом конкретном столбце матрицы все транзисторы закрыты кроме того, управляющий затвор которого присоединен к горизонтальной шине 00...01. Если на плавающем затворе этого транзистора, например, в столбце 1 имеется отрицательный электрический заряд (записана логическая "1"), то этот транзистор тоже остается закрытым, и на вход соответствующей периферийной схемы ПЭ действует высокий потенциал. Это означает считывание "1", если, конечно, вертикальная шина 1 через ключевой транзистор Т1 подключена к источнику питания

Если же на плавающем затворе выбранной ячейки памяти отрицательного электрического заряда нет (записан логический "0"), то транзистор открыт, и на вход соответствующей периферийной схемы ПЭ действует низкий потенциал, который означает считывание "0". Ключевые транзисторы T1, T2, \ldots , TN позволяют производить как адресное однобитовое считывание (в этом случае приоткрывается лишь один из них согласно заданному адресу), так и адресное байтовое считывание (в этом случае открываются одновременно 8 транзисторов), а также одновременное параллельное считывание информации из всей строки (в этом случае открываются все ключевые транзисторы).

Если ячейки памяти используются в двухбитовом режиме, то потенциал на входе соответствующей периферийной электронной схемы ПЭ зависит от величины занесенного на плавающий затвор электрического заряда. И в зависимости от этого схема ПЭ должна выдать на свой двухбитовый выход один из кодов "00", "01", "10" или "11".

Стирание информации проводят обычно со всей матрицы одновременно. Для этого на все горизонтальные шины подают напряжение +5 В, а все вертикальные шины через периферийные электронные схемы ПЭ присоединяют к "земле". При этом на плавающие затворы всех ячеек памяти заносится отрицательный электрический заряд.

В режиме записи информации выбранную горизонтальную шину соединяют с "землей", а на выбранную вертикальную шину через периферийную электронную схему ПЭ подают импульс напряжения амплитудой +5 В с продолжительностью, нужной для стекания с плавающего затвора соответствующей части электрического заряда. Если ячейки памяти используют в однобитовом режиме, то запись информации может быть произведена одновременно во все ячейки памяти, расположенные в выбранной строке, в которые должны быть записаны логические "0".

< Лекция 5 || Лекция 6: 123456 || Лекция 7 >
Ольга Клюева
Ольга Клюева

Некорректно сформулированные задания. Нужна помощь в выполнении

Несибели Спандияр
Несибели Спандияр
Казахстан, Алматы, КазНАУ
Юлия Яцуненко
Юлия Яцуненко
Россия, г. Махачкала