Московский государственный университет путей сообщения
Опубликован: 11.04.2006 | Доступ: свободный | Студентов: 1240 / 257 | Оценка: 4.39 / 4.00 | Длительность: 17:21:00
ISBN: 978-5-9556-0036-1
Специальности: Разработчик аппаратуры
Лекция 2:

Архитектура zSeries

Ключевые слова: control unit, увеличение производительности, распараллеливание, программная совместимость, система команд, ПО, список, процессор, память, таймер, универсальные интерфейсы, PCI, peripheral, component, interconnect, связь, FPR, регистр управления, control register, PSW, TOD, binary floating point, BFP, hexadecimal, параметры операций, access register, COPS, RSL, RSI, SSE, RSE, обратный код, characteristic, biased exponent, denormalization, сравнительные оценки, addressing space, многопроцессорная конфигурация, address translation, virtual address, register mode, адресная арифметика, эффективный адрес, logical address, instruction address, ASN.1, access list, AFT, AST, ALB, проверка допустимости, ATO, ATL, управляющий процесс, сегментно-страничная организация, RSX, peta, tera, segment table, PTO, режим адресации, real mode, real address, ACC, бит модификации, рестарт, ESA, оператор условия, IPL, двоичный счетчик, sync, межпроцессорный, разделяемая память, emergency, supervisor, malfunction, equipment check, incorrect, pending, классы временной зависимости, программное прерывание, приоритет запроса, suppress, RP, сервер, logical partitioning, hypervisor, информация, программа, store, system, information, исполнение, логический, физический ресурс, coupling, facility, control code, остановка системы, POR, операционная система, консоль, dedicated, коэффициенты, мощность, разделы, capping, расширенный раздел, вес, HSA, таблица, dynamic storage, reconfigurability, DSR, processor, resource, manager, менеджер, кластер, cluster, интеллектуальная система, intelligent, workload, DCM

Базовая архитектура zSeries

Основными компонентами z/Architecture [2.1, 2.2] серверов zSeries на уровне программистской модели являются (рис. 2.1):

  • один или несколько центральных процессоров (Central Processor - CP);
  • основная память (Main Storage - MS);
  • расширенная память (Expanded Storage - ES);
  • внешний таймер (External Time Reference - ETR);
  • канальная подсистема (Channel Subsystem - CSS);
  • контроллеры (Control Unit - CU) периферийных устройств (I/O Device - D)
  • канальные пути или каналы, соединяющие канальную подсистему с CU периферийных устройств, и средства их коммутации (S).

Различные генерации моделей z/Architecture отличаются качественными и количественными характеристиками перечисленных компонентов. Основными направлениями развития архитектуры являлись: увеличение производительности, распараллеливание вычислительного процесса, расширение адресного пространства памяти, увеличение пропускной способности подсистемы ввода-вывода, повышение надежности и др. При этом на всем протяжении развития z/Architecture сохранялась полная программная совместимость "снизу-вверх".

Процессоры разных генераций отличаются физической реализацией, быстродействием и другими параметрами, но имеют единую программистскую модель, являющуюся базовой платформой программной совместимости всех моделей. Основу такой модели составляет универсальная регистровая модель и единая система команд процессоров. По мере развития регистровая модель расширялась путем введения новых и расширения разрядности использовавшихся ранее регистров. Пополнялся и список команд, реализуемых процессором, с сохранением программной совместимости "снизу-вверх". В зависимости от моделей процессор дополнялся криптографическими и другими возможностями, встроенными как на уровне команд, так и в виде внешнего сопроцессора.

Каждый из процессоров z/Architecture взаимодействует с основной памятью, где хранятся команды и данные исполняемых программ. Подключение процессоров к памяти выполняется по симметричной схеме, соответствующей SMP-архитектуре. Расширенная память также программно доступна для процессоров и используется для буферизации страниц при обмене с дисковой памятью. Ко всем процессорам может быть подключен внешний таймер для согласованного отсчета времени.

Базовая модель систем zSeries

Рис. 2.1. Базовая модель систем zSeries

Взаимодействие процессоров и памяти с периферийными устройствами осуществляется через канальную подсистему ввода-вывода, включающую канальные пути разного типа. Основными типами канальных путей являются различные последовательные каналы, параллельный канал, аналогичный использовавшимся в системах S/360, S/370, а также универсальный интерфейс PCI (Peripheral Component Interconnect) [2.3]. К канальным путям подключаются контроллеры CU, через которые осуществляется связь с периферийными устройствами. Последовательные каналы могут быть подключены к устройствам через коммутаторы (S) каналов, что позволяет создавать множественные канальные пути к устройствам. В зависимости от требований пользователя в подсистеме ввода-вывода может быть использовано разное количество канальных путей и CU с различными способами их подключения.

Оксана Пагина
Оксана Пагина
Россия, Москва
Роман Михейкин
Роман Михейкин
Россия