Национальный исследовательский ядерный университет «МИФИ»
Опубликован: 30.03.2005 | Доступ: свободный | Студентов: 6882 / 1893 | Оценка: 4.17 / 4.05 | Длительность: 09:46:00
ISBN: 978-5-9556-0040-6
Специальности: Разработчик аппаратуры
Лекция 13:

Основы схемотехнической реализации ЭВМ

< Лекция 12 || Лекция 13: 12 || Лекция 14 >
Аннотация: Рассматриваются основные элементы, составляющие систему логических элементов, их схемотехническая реализация, статические и динамические параметры, порядок проектирования комбинационных схем на примере одноразрядного сумматора.

Системы логических элементов

Системой логических элементов называется функционально полный набор логических элементов, объединенных общими электрическими, конструктивными и технологическими параметрами и использующих одинаковый тип межэлементных связей [ 1 ] . Системы элементов содержат элементы для выполнения логических операций, запоминающие элементы, элементы, реализующие функции узлов ЭВМ, а также элементы для усиления, восстановления и формирования сигналов стандартной формы.

Условно-графические обозначения ( УГО ) некоторых логических элементов представлены на рис.13.1.

Условно-графические обозначения логических элементов

Рис. 13.1. Условно-графические обозначения логических элементов

УГО элемента представляет собой прямоугольник, к которому слева подходят входные сигналы, а справа выходят выходные. Внутри прямоугольника ставится условное обозначение выполняемой элементом логической функции. Если значение выходного сигнала принимает инверсное значение по отношению к обозначенной внутри элемента функции, то данный выход обозначается на УГО элемента кружком (рис.13.1,в – 13.1,д). Аналогично, если активным уровнем входного сигнала является логический "0", то данный вход обозначается кружком (вход E элемента 13.1,ж ).

Если элемент выполняет сложную функцию, имеет несколько функционально различных групп входов и выходов, то входы и выходы отделяются от основного поля УГО вертикальными линиями. Внутри каждого из получившихся полей функционально различные группы входов и выходов отделяются друг от друга горизонтальными линиями. На рис.13.1,ж показан элемент, выход которого может находиться в одном из трех состояний: логический "0", логическая "1", состояние высокого сопротивления. В состоянии высокого сопротивления выход элемента отключается от входов всех других элементов, с которыми он связан. Вход E ( enable ) этого элемента управляет состоянием его выхода. Так как на условно-графическом обозначении этот вход отмечен кружком, то отсюда следует, что функция разрешения передачи двоичного сигнала с входа на выход элемента выполняется при состоянии логического "0" на входе разрешения E. Если на вход E подан сигнал логической "1", то выход элемента находится в отключенном (так называемом "третьем" ) состоянии.

Каждый логический элемент – это электронно-техническое изделие (рис.13.2). В этих схемах все транзисторы работают в ключевом режиме. Это означает, что при подаче сигнала высокого уровня на базу транзистора, его сопротивление становится пренебрежимо малым, то есть транзистор как бы "стягивается в точку". При низком потенциале на базе транзистора сопротивление между коллектором и эмиттером становится чрезвычайно большим, что фактически означает разрыв цепи.

Схемотехническая реализация логических элементов

Рис. 13.2. Схемотехническая реализация логических элементов

Рассмотрим это на примере работы инвертора (рис.13.2,а). Если сигнал X имеет высокий потенциал, то ключ, реализованный на транзисторе, замкнут, и потенциал точки Y низкий. В противном случае связь между точкой Y и "землей" разорвана, и сигнал Y имеет высокий уровень, что и обеспечивает реализацию логической функции "отрицание".

Для элемента "И-НЕ" сигнал в точке Y будет иметь низкий уровень ( НУ ) лишь тогда, когда оба сигнала X1 и X2 имеют высокий уровень ( ВУ ). Работа этого элемента описывается таблицей 13.1.

Таблица 13.1.
X 1 X 2 Y
НУ НУ ВУ
НУ ВУ ВУ
ВУ НУ ВУ
ВУ ВУ НУ

Если принять, как это делается в наиболее распространенных сериях логических элементов, высокий уровень сигнала за логическую "1", а низкий уровень - за логический "0", то получим таблицу истинности данного элемента (таблицей 13.2).

Таблица 13.2.
X 1 X 2 Y
0 0 1
0 1 1
1 0 1
1 1 0

Эта таблица соответствует логической функции "И-НЕ".

В то же время, принимая высокий уровень сигнала за логический "0", а низкий уровень – за логическую "1", получим следующую таблицу истинности (табл. 13.3).

Таблица 13.3.
X 1 X 2 Y
1 1 0
1 0 0
0 1 0
0 0 1

Эта таблица соответствует уже функции "ИЛИ-НЕ".

Таким образом, кодирование сигналов в системе логических элементов может влиять на выполняемую им логическую функцию. В дальнейшем будем полагать кодировку сигналов, принятую для табл. 13.2.

Для элемента "ИЛИ-НЕ" (см. рис.13.2) сигнал в точке Y будет иметь высокий уровень лишь тогда, когда оба сигнала X1 и X2 имеют низкий уровень. Работа этого элемента описывается табл. 13.4, а его таблица истинности при сделанных предположениях о кодировке сигнала – таблицей 13.5. Эта таблица соответствует логической функции "ИЛИ-НЕ".

Таблица 13.4.
X 1 X 2 Y
НУ НУ ВУ
НУ ВУ НУ
ВУ НУ НУ
ВУ ВУ НУ

Таблица 13.5.
X 1 X 2 Y
0 0 1
0 1 0
1 0 0
1 1 0

Параметры элементов принято делить на статические и динамические [ 1 ] . Статические параметры инвариантны к переходным процессам и измеряются в статическом режиме. Динамические, наоборот, определяют реактивные свойства элемента и измеряются во время переходных процессов.

К статическим параметрам относятся токи, текущие по выводам схемы, и соответствующие напряжения. Отметим среди этих параметров следующие:

  • ток потребления;
  • напряжение источника питания;
  • пороговое напряжение низкого уровня ( U0 );
  • пороговое напряжение высокого уровня ( U1 );
  • потребляемая мощность;
  • нагрузочная способность;
  • помехоустойчивость.

Среди многочисленных динамических параметров, характеризующих схему, выделим следующие:

  • время перехода при включении ( t10 ) (задний фронт);
  • время перехода при выключении ( t01 ) (передний фронт);
  • время задержки распространения при включении ( tзд01 );
  • время задержки распространения при выключении ( tзд10 );
  • среднее время задержки распространения ( tзд ср ) – интервал времени, равный полусумме времен задержки распространения сигнала при включении и при выключении; в дальнейшем это время будем называть временем задержки элемента ( tзд ).

Проиллюстрируем некоторые статические и динамические параметры логических схем на примере работы элемента "НЕ" (см. рис. 13.2,а). Временная диаграмма входного и выходного сигналов этого элемента, на которой отмечены его статические и динамические параметры, приведена на рис. 13.3.

Статические и динамические параметры элемента "НЕ"

Рис. 13.3. Статические и динамические параметры элемента "НЕ"
< Лекция 12 || Лекция 13: 12 || Лекция 14 >
Людмила Долгих
Людмила Долгих

Здравствуйте. В первой лекции курса "Логические и арифметические основы и принципы работы ЭВМу вас приведена классическая структурная схема ЭВМ. Если можно уточните, а как в классической архитектуре могла реализоваться прямая работа устройств ввода-вывода с оперативной памятью?  Если я правильно понимаю - это режим прямого доступа к памяти, в классической архитектуре он не предусмотрен.

Анастасия Зыкина
Анастасия Зыкина

Примерно в апреле этого года в разделе "Зачетка" проходила курсы "Логические и арифметические основы и принципы работы ЭВМ", со спокойной душой отправилась на сессию и оказалось, что результатов не нашли! Как такое возможно? Можно ли найти результаты. Конечный экзамен был сдан на "4"!

Андрей Белов
Андрей Белов
Россия, г. Москва
Айтуган Ахметов
Айтуган Ахметов
Россия