Опубликован: 01.10.2013 | Доступ: свободный | Студентов: 255 / 19 | Длительность: 24:58:00
ISBN: 978-5-9963-0223-9
Специальности: Разработчик аппаратуры
Лекция 7:

Инструментальные платформы МКМД-бит-потоковых вычислительных технологий

6.4. Пользовательский интерфейс и операционное ядро инструментальной платформы обеспечения живучести МКМД-бит-потоковых субпроцессоров

Успешное решение задач локализации, идентификации и парирования в темпе реального времени множественных карт отказов требует создания единых программно-аппаратных инструментальных средств промышленной и эксплуатационной диагностики МКМД-бит-процессорных матриц.

Качество принимаемых решений на этапе проектирования (связанных с организацией соединений, синтезом тест-программ и тест-данных, анализом результатов тестирования и в дальнейшем реконфигурации системы) фактически определяется сопутствующими этому этапу инструментальными средствами.

Проектирование алгоритмически ориентированных отказоустойчивых матричных СБИС разделяется на последовательность этапов, состоящих из операционного, логического и конструкторско-топологического проектирования (рис. 6.45).

Анализ задач проектирования отказоустойчивых матричных СБИС

Рис. 6.45. Анализ задач проектирования отказоустойчивых матричных СБИС

Цель логического проектирования - определить структуру и порядок функционирования процессоров СБИС на уровне логических схем. Исходными данными для логического проектирования являются операционные схемы и микропрограммы, полученные при операционном проектировании.

Процесс проектирования логических схем - это последовательность этапов синтеза и анализа (см. рис. 6.45) [296]. На этапе синтеза осуществляется проектирование схемы, реализующей заданный закон функционирования.

Формальные методы синтеза применимы только при известной идеализации элементов схемы. Поэтому при создании схем повышенной живучести требуется найти компромисс между формальными и интуитивными методами, последние из которых аккумулируют предшествующий опыт оценки плохо формализуемых ограничений физико-технических процессов, протекающих в вычислительной системе и вне ее. Такой компромисс можно найти, если этап синтеза завершать этапом анализа, когда на основе структурного описания спроектированной схемы воспроизводится закон ее функционирования и оценивается влияние отказов на работоспособность схемы. В процессе анализа полученного варианта логической схемы комплексно оценивается ее качество и выбирается приемлемый вариант в соответствии с принятыми критериями оценки живучести схемы (см. рис. 6.45).

Физико-математические модели применимы только к классам схем небольшой схемотехнической сложности типа вентиль (логический элемент) и узел, и на их основе невозможно оценить последствие отказов на всех уровнях организации вычислений. В результате (полу)натурное физико-техническое моделирование используется только на самом нижнем, вентильном уровне оценки последействий отказов на реализуемые вентилями функции (рис. 6.46).

Особенности разработки отказоустойчивых схем

Рис. 6.46. Особенности разработки отказоустойчивых схем

Поэтому оценку влияния отказов на функционирование программируемых вычислительных средств можно провести только на основе многоуровневой системы, в которой поэтапно определяются изменения реализуемых функций под воздействием отказов на следующих уровнях: транзистор, вентиль, узел, блок, устройство (рис. 6.47).

Описание неисправностей на транзисторном уровне и ниже позволяет точно представить физическое явление, вызывающее отказ схемы, но такая модель становится громоздкой и неуправляемой на вентильном уровне описания схемы. Трудно даже оценить размерность системы

Отношение иерархии между микроэлектронными компонентами

Рис. 6.47. Отношение иерархии между микроэлектронными компонентами

уравнений Шредингера, которая полностью описывает процессы, протекающие в кристалле размером 6*6 см2. Поэтому на вентильном уровне от систем уравнений с непрерывными переменными и параметрами переходят к классам функций, которые может реализовать вентиль при полной вариации внешних и внутренних условий. В итоге вентиль рассматривается как некоторый многофункциональный модуль, в котором физические процессы представлены только косвенно вероятностями реализации той или иной функции из множества возможных.

Анализ влияния неисправностей транзисторного уровня на работу элементарного логического вентиля показал, что возможные неисправности вызывают ошибки на выходе вентиля, которые можно ограничить четырьмя типами функциональных изменений: "константный ноль", "константная единица", "инверсия выхода", "временное хранение единицы". При таком подходе модель ошибок для узлов, блоков и устройств оказывается недостаточно детализированной для построения корректного проверяющего теста. Это говорит о том, что в природе не существует полностью подконтрольных человеку вычислительных средств. Поэтому в вычислительной технике можно говорить только о качестве моделей логических схем, которое определяется качеством описания логических вентилей во всем диапазоне изменения внешних и внутренних условий, то есть с учетом отказов.

Таким образом, элементарным логическим вентилем с отказами считается схема, реализующая элементарную конъюнкцию или дизъюнкцию, имеющая несколько входов и только один результирующий выход, а отказом этого вентиля считается ошибка на выходе: "константный ноль", "константная единица", "инверсия выхода", "однотактное хранение единицы" (рис. 6.48).

Сложность МКМД-бит-потоковых субпроцессоров как объектов диагностики определяется размерами (I, J) бит-матрицы, израсходованной на микропрограмму. Полностью исправная бит-матрица однородна по предоставляемому аппаратному ресурсу, и пространство ее состояний оценивается соотношением Q(МКМД) = 2^{Rp*I*J}, где R_{p} - разрядность регистра бит-инструкции, которая в случае СБИС Н1841 ВФ1 равна 16 битам. В результате уже при I*J = 10^{3} МКМД-бит-потоковый субпроцессор оказывается непроверяемым за время жизни, сопоставимое со временем жизни Вселенной (порядка 14 миллиардов лет). Поэтому диагностику таких объектов можно провести только с использованием декомпозиции самого объекта диагностики.

Использованная декомпозиция базируется на естественном структурно-функциональном разбиении объекта диагностики (субпроцессора), в котором выделены 5 уровней (рис. 6.49):

  • бит-матрица,
  • бит-процессор,
    Уровни моделирования неисправностей

    Рис. 6.48. Уровни моделирования неисправностей
    Структурно-функциональная декомпозиция МКМД-субпроцессора

    Рис. 6.49. Структурно-функциональная декомпозиция МКМД-субпроцессора
  • составляющие бит-процессор устройства: регистр инструкций, АЛУ, блоки коммутации,
  • элементарные узлы дешифрации, мультиплексирования и временного хранения,
  • вентили.

Такая декомпозиция естественным образом дополняет структурно-функциональную декомпозицию субпроцессора. В результате оказываются согласованными "единицы" проекта в структурно-функциональной и диагностической плоскостях, а базовая "единица" диагностики (бит-процессор) оказывается равномощной. При этом три нижних уровня используются только на этапе проектирования бит-процессоров, субпроцессоров и средств их диагностики. Непосредственно в эксплуатации диагностика проводится с точностью до координаты отказавшего бит-процессора и (не)реализуемой бит-инструкции.

Методика многоуровневого имитационного моделирования отказоустойчивых МКМД-бит-потоковых субпроцессорных трактов (рис. 6.50) исходит из того, что на каждом уровне иерархии определяется влияние отказов на работоспособность модулей этого уровня, исходя из оценки последствий отказов, полученных не предыдущем уровне анализа. И так, постепенно поднимаясь с уровня на уровень, оценивается общая отказоустойчивость МКМД-бит-потокового субпроцессорного тракта.

Методика многоуровневого имитационного моделирования МКМД-бит-потокового субпроцессорного тракта

Рис. 6.50. Методика многоуровневого имитационного моделирования МКМД-бит-потокового субпроцессорного тракта

Методика базируется на косвенных методах анализа схем [296], к которым относятся различные виды моделирования, позволяющие воспроизводить поведение схемы или отдельных ее элементов при подаче на схему набора входных воздействий. Моделируя работу схемы, содержащей элементы с отказами, на наборах, составляющих контролирующий тест, можно оценить полноту этого теста с одной стороны, или при полном контролирующем тесте - устойчивость этой схемы к возможным отказам с другой стороны. Основу при оценке схемы составляет метод цифрового логического моделирования, как наиболее гибкий при проектировании и исследовании поведения вычислительных систем в процессе их эксплуатации. При этом, естественно, предполагается, что

окончательное моделирование и анализ должны завершаться физическим моделированием ВС.

При создании инструментальных средств использована технология проблемно-ориентированного программирования, которая отвечает требованиям прототипирования проектов в области вычислительной техники. Поэтому базовым модулем всего комплекса является инструментальная библиотека классов логических вентилей. Работа остальных инструментальных средств опирается на этот модуль, в котором описана логика работы с учетом отказов следующих конструктивных элементарных блоков (логических элементов (ЛЭ)): 1-не, 2-или, 2-или-не, 3-или, 3-или-не, 4-или, 4-или-не, 2-и, 2-и-не, 3-и, 3-и-не (рис. 6.51).

В библиотеку включены только логические вентили, имеющие несколько входов и один выход, а отказами считаются состояния единственного выхода вентиля следующего типа: "константный ноль", "константная единица", "инверсия значения выхода", "однотактное хранение единицы на выходе" (см. рис. 6.48).

Евгений Акимов
Евгений Акимов

Добрый день!

 

Скажите, пожалуйста,планируется ли продолжение курсов по нанотехнологиям?

Спасибо,

Евгений