Специфика построения аппаратных платформ высокопроизводительных вычислительных систем с микропрограммным уровнем доступа

Для АЛУ, выполненного по схеме МЛМ, разница между экспериментальными и теоретическими значениями реализации той же функции составляет . Такие же отклонения наблюдаются и для остальных функций, что видно из данных табл. 3.21.

Таблица 3.21. Разница между экспериментальными и теоретическими значениями вероятностей сохранения работоспособности функций

Кол-во отказавших вентилей	АЛУнаУЛМ					АЛУнаМЛМ
1	0	0	0	0	0	0	0	0	0	0
2	-0,0003	0,0050	0,0019	0,0021	0,0010	-0,0021	-0,0021	-0,0021	-0,0025	-0,0026
3	-0,0002	0,0082	0,0034	0,0031	0,0009	-0,0022	-0,0045	-0,0045	-0,0049	-0,0040

Одной из причин возникновения положительных отклонений являются взаимно компенсирующие отказы, а отклонений в отрицательную сторону - отказы вентилей, которые не участвуют в реализации функций, но их отказ влияет (подавляет) на реализуемую функцию. В пользу этой гипотезы говорит тот факт, что в АЛУ на основе УЛМ все функции, кроме арифметической суммы, являются вложенными и поэтому дают положительные отклонения от теоретических оценок (см. табл. 3.21), тогда как в АЛУ на основе МЛМ за счет независимой реализации функций эти отклонения имеют отрицательный знак.

Общую картину нечувствительности к отказам для всего бит-процессора в зависимости от типа системы ввода бит-команд дают табл. 3.22 и табл. 3.23 для одного и двух одновременных отказов соответственно. Данные этих таблиц подтверждают эффективность схемы декомпозиции проекта в диагностической плоскости рис. 3.5.

Во-первых, они хорошо согласуются с результатами имитационного моделирования, полученными на нижнем уровне иерархии, где было показано, что основным источником потери работоспособности БП и всей бит-матрицы является регистр бит-инструкций. Поэтому функциональная нечувствительность к отказам всей схемы БП с параллельной системой ввода бит-инструкции оказалась в 2 раза выше, чем у схемы с последовательной системой ввода-вывода.

Во-вторых, подтверждена гипотеза независимости отказов, лежащая в основе соотношения (3.5). Это позволяет заключить: для инженерных расчетов отказоустойчивости можно отказаться от моделирования множественных карт отказов, последействие которых можно оценить по формуле (3.5), используя в ней данные имитационного моделирования одиночных отказов БП.

Таблица 3.22. Вероятность реализации или трансформации загружаемой функции в бит-процессор при одном отказавшем вентиле

Загружаемая функция	Реализуемая функция
		^		^
Бит-процессор с параллельной системой ввода в регистр бит-команд
	0,663	0,001	0,013	0	0,012	0	0,082	0,004	0,008
	0	0,72	0,036	0	0	0,001	0,094	0,004	0,008
	0,006	0,006	0,804	0	0	0	0,07	0,004	0,008
^	0	0,001	0,001	0,712	0,008	0,007	0,08	0,004	0,008
	0,006	0,001	0,007	0,008	0,709	0	0,099	0,004	0,008
	0	0,006	0,001	0,006	0	0,668	0,106	0,004	0,008
Бит-процессор с последовательной системой ввода в регистр бит-команд
	0,432	0,001	0,011	0	0,014	0	0,21	0,004	0,008
^	0	0,494	0,053	0	0	0,002	0,223	0,004	0,008
	0,002	0,002	0,595	0	0	0	0,205	0,004	0,008
^	0	0,001	0,001	0,494	0,004	0,002	0,214	0,004	0,008
	0,001	0,001	0,008	0,004	0,490	0	0,24	0,004	0,008
	0	0,001	0,001	0,002	0	0,446	0,244	0,004	0,008

Таблица 3.23. Вероятность реализации или трансформации загружаемой функции в бит-процессор при двух отказавших вентилях

Загружаемая функция	Реализуемая функция
		^		^
Бит-процессор с параллельной системой ввода в регистр бит-команд
	0,44	0,002	0,021	0	0,018	0	0,154	0,008	0,015
^	0	0,519	0,055	0	0	0,002	0,173	0,008	0,014
	0,009	0,009	0,646	0	0	0	0,133	0,008	0,015
^	0	0,001	0,002	0,507	0,012	0,01	0,150	0,008	0,015
	0,008	0,001	0,012	0,011	0,504	0	0,179	0,008	0,014
	0	0,009	0,003	0,009	0	0,447	0,193	0,008	0,014
Бит-процессор с последовательной системой ввода в регистр бит-команд
	0,19	0,002	0,015	0	0,014	0	0,337	0,009	0,019
^	0	0,247	0,065	0	0	0,002	0,351	0,009	0,018
	0,002	0,002	0,360	0	0	0	0,329	0,009	0,019
^	0	0,001	0,002	0,247	0,004	0,002	0,342	0,009	0,019
	0,001	0,001	0,012	0,003	0,244	0	0,374	0,009	0,018
	0	0,002	0,002	0,002	0	0,202	0,377	0,009	0,018

Таким образом, в отличие от RISC -процессоров и цифровых процессоров обработки сигналов и изображений, в МКМД-бит-потоковых вычислительных технологиях нет необходимости моделировать полное пространство отказов в существенно неоднородных блоках и устройствах, содержащих в совокупности свыше 1 млн. вентилей. Достаточно оце-

нить отказоустойчивость любого проблемно- или алгоритмически ориентированного МКМД-бит-потокового (суб)процессора по отношению к множественным картам отказов можно на основе соотношения (3.5) и результатов моделирования только одного отказа для БП, содержащего не более 1000 вентилей.

В-третьих, на их основе можно оценить вероятность трансформации задаваемой бит-функции в другие реально исполняемые бит-функции. Как видно из данных этих таблиц, вероятность трансформации задаваемой функции в полезную имеет второй порядок малости (меньше 1 %), кроме функции расширенного транзита, которая имеет первый порядок малости. Это говорит о том, что функционально неисправные БП чаще всего способны выполнить коммутационные функции, которые необходимы для информационного сопряжения микропрограммных модулей после выполнения над ними толерантных аффинных преобразований в подсистеме парирования множественных карт отказов.

Таким образом, на основе приведенных данных можно заключить:

1. При одном и том же составе реализуемых бит-инструкций различные варианты построения бит-процессоров, содержащих несколько сотен вентилей, разнятся на порядок и более по показателю отказоустойчивости.
2. Проецируя эти результаты на ЦПОС - и RISC -процессоры зарубежного производства, можно утверждать, что априорно оценить отказоустойчивость отечественных (Б)ВС при заданной комплектации практически невозможно без полного знания их логических схем и тестов их промышленного контроля.
3. Естественная структурно-функциональная избыточность бит-процессоров разбивает все множество отказов схемы АЛУ на два класса: функционально значимые и индифферентные по отношению к исполняемой бит-операции.
4. Рост отказоустойчивости бит-процессоров на схемотехническом уровне негативно сказывается на системотехническом уровне, увеличивая латентный период накопления карты отказов. Это может привести к скрытому нарастанию карты отказов в бит-матрице до катастрофических для контура реального времени размеров к моменту появления первого функционально значимого, а значит, обнаруживаемого алгоритмически ориентированными средствами отказа.

Системотехнические выводы по лекции 3

1. Широко разрекламированные (возможно, и с подрывной целью) в 80-х годах прошлого столетия на Западе систолические вычислительные структуры ориентированы на ОКМД-режим распараллеливания вычислений и требуют для своей реализации интеллектуальных оболочек для приведения алгоритмов пользователя к систолическому виду и кремниевых компиляторов для быстрого бездефектного проектирования специализированных систолических СБИС достаточно широкой номенклатуры, покрывающей потребности (Б)ВС во всем спектре решаемых задач. Поэтому в рамках систолических технологий преимущества получал не тот, кто приводил алгоритмы к систолическому виду, а тот, кто имел более эффективную СБИС-реализацию. Однако все систолические структуры достаточно просто эмулируются методами и программно-аппаратными средствами МКМД-бит-потоковых вычислительных технологий, аппаратную платформу которых можно реализовать на базе единственной СБИС. При этом аппаратные издержки такой эмуляции не превышают двукратных затрат на МКМД-бит-п отоковых матрицах, причем такая структурно-функциональная избыточность может быть использована для повышения отказоустойчивости (суб)процессорного тракта. В итоге суммарные аппаратные затраты отказоустойчивых систолических и МКМД-бит-потоковых субпроцессоров оказываются сопоставимыми.
2. Структурно-функциональный и схемотехнический синтез МКМД-бит-процессорных матричных СБИС, УБИС или систем на кремниевой пластине по сложности проекта и вытекающим из него требованиям к поддерживающим инструментальным программно-аппаратным платформам находится на уровне схем средней степени интеграции, содержащих не более 1000 логических вентилей. Это делает прозрачным процесс проектирования аппаратных платформ для МКМД-бит-потоковых вычислительных технологий, как в структурно-функциональной, так и в диагностической плоскости. Такое кардинальное снижение размерности задач быстрого бездефектного проектирования и изготовления МКМД-бит-процессорных матричных структур приводит к существенному возрастанию сложности задач микропрограммного конструирования алгоритмически ориентированных субпроцессоров на их основе. Основная проблема микропрограммного конструирования сконцентрирована в задаче интерактивного поиска топологической схемы размещения всех бит-инструкций потокового оператора с соблюдением с точностью до 1 такта всех фазовых соотношений между потоками данных, распространяющимися по двумерной FIFO -регистровой решетке.
3. Различные варианты построения МКМД-бит-процессорных матричных СБИС в основном разнятся средствами управления и коммутации, которые играют решающую роль в обеспечении отказоустойчивости СБИС и субпроцессоров на их основе. При этом зависящая от области применения система реализуемых бит-инструкций мало влияет на структурно-функциональную схему бит-процессора, которая в большей степени определяется принципами и методами организации вычислений.
4. Принципы и методы МКМД-бит-потоковой организации вычислений таковы, что их реализация приводит к естественной структурно-функциональной избыточности бит-процессоров, которая повышает отказоустойчивость СБИС и бит-матриц на их основе, во-первых, за счет того, что отказавший вентиль может оказаться неиспользуемым при реализации заданной бит-инструкции, а во-вторых, за счет того, что под воздействием отказа в бит-процессоре все же реализуется некоторая бит-инструкция, которая принадлежит системе ее бит-операций и при сдвигах микропрограмм на бит-матрице может оказаться востребованной именно в данном месте бит-матрицы.
5. Одна из центральных проблем технологии прототипирования в рамках МКМД-бит-потоковых технологий решается на основе методов и средств многоуровневого имитационного моделирования, что позволяет уже на самых ранних этапах проектирования оценить влияние принимаемых конструктивных и технических решений на отказоустойчивость создаваемого программно-аппаратного продукта. В результате удается сделать весь процесс проектирования полностью отечественных МКМД-бит-потоковых субпроцессорных трактов управляемым по фактору отказоустойчивости. При этом появляется достаточно уникальная возможность сбалансированного управления вводимой на этапе проектирования и используемой в процессе эксплуатации естественной структурно-функциональной и топологической избыточностью бит-процессоров и соответственно матриц на их основе. Это увеличивает степень связности проекта МКМД-бит-потокового (суб)процессорного тракта в структурно-функциональной и диагностической плоскостях, так как с ростом структурно-функциональной избыточности возрастает и устойчивость к отказам бит-матриц, а значит, и накапливаемая в латентном периоде карта отказов, что негати вно сказывается на эффективности работы подсистем диагностики и парирования карт отказов. Отсюда следует, что с ростом отказоустойчивости бит-матриц необходимо увеличивать частоту принудительного тестового контроля, что негативно сказывается на пропускной способности МКМД-бит-потоковых субпроцессорных трактов.
6. Центральная проблема двухкритериального синтеза МКМД-бит-процессорных СБИС - это поиск компромисса между аппаратными затратами, расходуемыми на основные функции и функции управления, а также на введение структурно-функциональной избыточности, определяющей основные характеристики системы обеспечения живучести субпроцессоров в целом. При этом важно иметь в виду, что чем больше уровень вложенности аппаратной реализации одних функций бит-процессора в другие, более "сложные" функции, тем большее влияние оказывают одиночные отказы вентилей на спектр исполняемых бит-инструкций. С другой стороны, при меньшей степени вложенности аппаратно реализуемых функций больше карта индифферентных отказов, накапливаемых в латентный период, и тем сложнее задача их локализации и парирования.
7. Военно-техническая политика в области вычислительной техники, основанная на комплектации отечественных (Б)ВС микропроцессорными СБИС или УБИС зарубежного проектирования и производства, опасна тем, что оценить априори отказоустойчивость таких (Б)ВС не представляется возможным без знания их логической схемы и проведенных над ними тестов проектного и промышленного контроля. Это делает процесс проектирования отечественных (Б)ВС неуправляемым по фактору отказоустойчивости, вся тяжесть исследований которой ложится на этапы натурных испытаний средств вычислительной техники, но уже в составе боевых летно-технических комплексов. В результате:
   • неоправданно удорожается стоимость и затягиваются сроки проведения натурных приемо-сдаточных испытаний отечественных автоматизированных систем двойного назначения, созданных на основе зарубежных микропроцессорных СБИС или УБИС;
   • возрастает неопределенность планирования и подготовки боевых действий авиации из-за недостоверного определения уровня готовности боевых ЛА выполнить поставленные боевые задачи в заданные сроки и с требуемым качеством, в который решающий вклад вносит достоверная оценка работоспособности бортовых средств вычислительной техники, задействованных непосредственно в решении этих задач.